Üye Girişi
Bağlan Google+ ile Bağlan Facebook ile Bağlan
Yeni Kayıt
Tüm Forumlar
  • Tüm Forumlar
  • Web Tasarım - Programlama
  • Yazılım Geliştirme
  • Projeler
  • Bu Konuda
Şimdi Ara

VHDL ile ilgili sorum

Sıcak Fırsatlarda Tıklananlar
Editörün Seçtiği Fırsatlar
Daha Fazla
Bu Konudaki Kullanıcılar: Daha Az
2 Misafir - 2 Masaüstü
5 sn
2
Cevap
0
Favori
460
Tıklama
Daha Fazla
İstatistik
  • Konu İstatistikleri Yükleniyor
Konuya Özel
0 oy
Öne Çıkar
Cevapla
Sayfa: 1
Giriş
Mesaj
  • Merhabalar VHDL de biraz yeniyim. ISE Design Suite aracılığı ile yazıyorum kodu. Şöyle bişey tasarladım kafamdaki örnek proje için. SW0 ve SW1 switchlerini değiştirerek bunların AND sonuçlarını LD0 ledine ve OR sonuçlarını LD1 pininde görmek istiyorum. Kodda nasıl yazacağımı bulamadım burada kodu paylaşıcam. Bir bilen bana cevap verebilirse çok memnun kalırım şimdiden teşekkürler.

    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;

    -- Uncomment the following library declaration if using
    -- arithmetic functions with Signed or Unsigned values
    --use IEEE.NUMERIC_STD.ALL;

    -- Uncomment the following library declaration if instantiating
    -- any Xilinx primitives in this code.
    --library UNISIM;
    --use UNISIM.VComponents.all;

    entity Ornekk is
    Port ( SW0 : in STD_LOGIC;
    SW1 : in STD_LOGIC;
    LD0 : out STD_LOGIC;
    LD1 : out STD_LOGIC);
    end Ornekk;

    architecture Behavioral of Ornekk is

    begin
    LD0 <= SW0 and SW1;
    LD1 <= SW0 or SW1;

    end Behavioral;







    • Yapay Zeka’dan İlgili Konular
    LM 3886 ile ilgili sorularım var
    11 yıl önce açıldı
    HI - FI ile ilgili temel bilgiler
    19 yıl önce açıldı
    SOLİDWORKS İLE İLGİLİ SORULARINIZ VE BİLGİ PAYLAŞIM ALANI...
    15 yıl önce açıldı
    Daha Fazla Göster
    
Sayfa: 1

Benzer içerikler

- x
Bildirim
mesajınız kopyalandı (ctrl+v) yapıştırmak istediğiniz yere yapıştırabilirsiniz.
Hizmet kalitesi için çerezleri kullanabiliriz, DH'yi kullanırken depoladığımız çerezlerle ilgili veri politikamıza gözatın.
Kabul Ediyorum