Arkadaşlar merhaba. Size çok acil ve benim için çok önemli olan bir soru sormam gerek. Flip-flop devrelerinde J-K ile sayaç devresi tasarladım. Sıfırlama ve kurma hattını birleştirince hata oluşuyor ve bazı sayılarda kitlenme meydana geliyor bunun sebebi nedir ?
Devrenin kurulumunda hata yapmışsın j-k entegrenin kodunu internetten araştır ve giriş çıkışları kontrel et . Yada en sık rastlanan hatalardan biri kaplolarını kontrel et eminim sorun çözülecektir.