Çin, 5nm sürecinde etkileyici enerji verimliliğine ulaştı

Hayret bütün hayatını ve benliğini Amerika'dan nefret etmeye ayırmış, her taşın altında Amerika gören, ayağı takılsa "bunun sebebi Amerihaaaaa" diye zırlayan, her ama her olay hakkında, en ufak bilgilerinin bile olmadığı konular hakkında bile 7/24 komplo teorisi üfüren, büyük resim gören, her olayın arka planındaki derin güçleri sadece 2 saniyede çözüp bizi hemen bilgilendiren tipler gelmemiş.

Henüz...

Meselenin özü Yasin hocanın da yazdığı gibi ekonomik. Bir kere bu nm isimlendirmelerinde standart olmadığını her firmanın istediği döküm noduna istediği ismi verebildiğinin bilinmesi gerek. Yani 5nm ama kime göre neye göre.

İkincisi diyelim TSMC'nin 5nm'sine yakın yoğunlukta ve enerji verimliliğine sahip. Güzel fakat meselenin özü bu değil. Eğer senin ürettiğin "5nm" waferdan sen 200 verimli çip alabilirken, TSMC'nin ürettiğinden tasarımcı şirket aynı zar tasarımında 1000 çip alabiliyorsa senin üretiminin çip maliyeti çok yüksek oluyor.

Devlet teşviki falan bir yere kadar. Kritik sektördür eyvallah da dünya çapında yarışman bir yere kadar olur.

DUV ile gerçek 5nm basabilmek için kritik "layer"larda multi-patterning yani çoklu geçiş yapman gerekir. TSMC EUV ile tek seferde (single patterning) transitorlerin bir "yüzeyini" çizebilirken DUV makinasının daha yüksek dalga boylu ışık kaynağı kullanması sebebiyle yani daha düşük çözünürlüklü olması sebebiyle aynı "fin pitch"i 4 geçişte çizebilirsin mesela.

4 geçiş için de transistörün geometrik şekli bozulmasın diye mükemmel hizalama yapmalı yani çizmeye bir önceki geçişin tam bittiği yerden başlamalısın. Yani 200 atom büyüklüğü hassasiyetinde hizalama yapmalısın 30cm'lik waferi.

Self-aligning (kendi kendine hizalama) yöntemiyle yapabiliyoruz bunu ama yine de hata riski var. Bu işlemi çok sayıda yapınca mutlaka bir yerde hata oluyor. O yüzden zaten TSMC EUV ile tek seferde yapıp aynı waferden mesela 1000 sağlam zar çıkartabiliyor.

Bir de sen 4'lü 2'li geçiş yaptığında 4 adet maske kullanıyorsun. Bir sürü sarf mazemesi ve enerji kullanıyorsun. İşgücü maliyetin artıyor. Bunlar hep ciddi masraf. Maskeler bir süre sonra eskir zira. Her geçiş sonrası yıkama, zımparalama gibi bir sürü işle var hata riskini ve maliyeti patlatan.

Adam EUV kullanarak bir fabda ayda 30.000 wafer basabilirken sen aynı büyüklükteki fab'da 7.000 wafer başlangıcı yapabiliyorsun. Amortisman maliyeti de yükseliyor vs.

Görüldüğü gibi DUV ile bir noktaya kadar basılmasına basılır ama bunlara katlanırsan.

İntel'in eski yöneticileri mesela EUV'ye geçiş konusunda büyük hata yapmıştı 2015 gibi. 2015'de henüz EUV makineleri ar-ge halindeyken 14nm'den bugünün 7nm'sine geçmeye kalktılar. Transistor küçülme çarpanını standart değerin çok üstünde belirlediler çünkü en ileri teknoloji onlardaydı ve kendilerine çok güveniyorlardı.

İnterconneclerde (metal bağlantı) bakır yerine dünyada ilk defa kobalt kullanmaya kalktılar. elektromigrasyon / degradasyon / işlemci yıpranma olasılığı düşüşsün diye hiç denememiş yöntemi denediler.

Her şeyi aynı anda yapmaya kalkıp EUV makinesi yokken DUV ile tüm bunları yapmaya kalktılar ve yıllarca çuvalladılar. O arada EUV makinası siparişi de vermediler. TSMC ise deli gibi EUV aldı. Bugün bile intel EUV makinası eksikliği çekiyor sırf bu yüzden önümüzdeki 2 yıl daha rahatça basabildikleri halde yeterli EUV olmadığı için düşük kapasitede 2nm 3nm üretime sahip olacaklar. EUV makinalarında sipariş "backlog"u denen birşey var. Önümüzdeki 2-3 senenin tüm makinaları çoktan sipariş edilmiş rezerve edilmiş halde. Bugün alayım desen hemen alamıyorsun. Geçmişte sipariş verdin verdin.

EUV'ye geçiş o kadar da kolay olmadı çünkü EUV makinası çok düşük dalga boyuna sahip ultraviyole ışın kullanır. Dolayısı ile ışın çok yüksek enerjiye sahiptir. Şimdi maske'nin de toz vs'ye karşı korunması gerekir ki yüzey yanlış çizilmesin. Bunu da pellicide denilen özel maske koruyucu zarlar ile yapabiliyoruz.

Fakat iyi bir pellicide ışığı çok yüksek oranda geçirmelidir. aşırı ince olmalıdır ve EUV ışınları sebebiyle oluşan 250 derecelere ısınma durumuna vs dayanıklı olmalıdır.

Pellicide bu şartlara dayanamaz EUV makinası içinde patlarsa makinayı kapatıp haftalarca en ufak bir zerre kalmayacak şekilde temizlemek zorundasınız. Bela iş.

Görüldüğü gibi bir ton teknik zorluk yanında sadece maskeyi tozdan korumak için bile hem şeffaf hem aşırı ince hem de aşırı dayanıklı bir malzemeye ihtiyaç var. Ve bu pellicide öyle makinanın yanında size verilen bir şey de değil. Bu gibi yüzlerce teknik zorluklar aşılmak zorunda kalındı. İntel EUV makinasını geliştirmesi için ASML'ye en büyük para desteğini veren firma olmasına rağmen yöneticilerin DUV ile yaparız yeaaaa ısrarı bu bilinen 10nm/7nm gecikmesine sebep oldu.

Zaten üst yönetim Pat ile beraber değişip ilgili yönetici kovulur kovulmaz da bazı değerler aklı selime çekilerek, patterning yöntemi değiştirilerek DUV ile kısmi barı sağlandı.

High-NA EUV de DUV-->EUV arasındaki ilişkiye benzer bir olay. İntel mesela 1.6nmyi bunla tek geçişte basmayı düşünüyor. TSMC ise Ben bunu multi patterning ile EUV kullanarak basacağım diyor. Zamanın kimi haklı çıkaracağını göreceğiz.

O yüzden 5nm çok enerji verimli lafları bir yere kadar. Maliyetin ne, wafer başına kaç para istiyorsun, bir waferdan kaç sağlam çip alabileceğim, ayda kaç wafer verebileceksin, verim yüzden kaç kardeşim derler.

"10 yıla 2 nm geçebilirler" zor...

"Seriye geçmediklerini nerden biliyorsun" web deki bir çok rapordan, Samsung bile bir çok sorun yaşadı, yaşıyor. Çinlilerin devşirme sistemle bunu sorunsuz atlatması imkansız bir şey.

Eyvallah hocam.