Yeni Kayıt
Konudaki Resimler
|
Hızlı 
Bildirim
PIC16F628 Open Collector ve BC547 Transistör
Sıcak Fırsatlarda Tıklananlar
Editörün Seçtiği Fırsatlar
Daha Fazla 
Bu Konudaki Kullanıcılar:
Daha Az 
2 Misafir - 2 Masaüstü
Giriş
Mesaj
-
-
Tamamen iç yapısı ile alakalı bir olay. Datasheetine göz gezdirmenizi tavsiye ediyorum. -
sizin gözden kaçırdığınız: PIC in çıkışını pull_up yaptığınızda çıkışta ne görmek isterseniz onu görürsünüz. Şemalarınızdan RB0 dan yaptığınız girişin RA4 te görünmesini istediğiniz bir program çalıştırdığınız anlaşılıyor.
Şekildeki bağlantı ile Transistorün girişine verdiğiniz sinyalin terslenmesi de zaten olması gereken şey.
İsteğinize ilişkin program parçasını yazarsanız daha net yorum yapılabilir....
< Bu mesaj bu kişi tarafından değiştirildi ferit -- 20 Temmuz 2012; 9:31:31 > -
Ben de datasheetteki göstermin sadece "gösterim" olduğunu düşünüyorum. Yani pini süren en son kısım şemadaki gibi olabilir. Fakat burada "base input" yazan yere, bizim çıkış registerına yazdığımız değerin direkt olarak uygulandığını düşünemeyiz. Aşağıdaki şemayı datasheetten aldım.
İlk önce portu çıkış yapmak için TRIS registerına 0 yazalım. Bu durumda TRIS Latch'in Q çıkışı 0 olarak duracaktır. Pinimiz comperator mode olmadığı için, yukarıdaki MUX'un çıkışı Data Latch tarafından sürülecek. Biz dışarı 1 vermek istediğimiz zaman (WR PORTA yazan yer), PORTA registerına 1 yazacağız. Dolayısı ile NOR'un girişinde 1 ve 0 olacak. NOR çıkışı 0 olacak, MOSFET kapalı kalacak ve pin floating olarak duracak, bu da "open collector" olmasından kaynaklanıyor. Çıkışı 0 yapmak için 0 yazdığımız zaman da, NOR girişi 0 ve 0 olacak. Bu durumda çıkış 1 olacak ve MOSFET sayesinde pin VSS'ye çekilecek. Yani hem NOR hem de MOSFET'in sinyali terslemesi sayesinde PORTA'yı çıkışta görebiliyoruz.
Umarım açıklayıcı olmuştur.
Alper
-
quote:
Orijinalden alıntı: ferit
sizin gözden kaçırdığınız: PIC in çıkışını pull_up yaptığınızda çıkışta ne görmek isterseniz onu görürsünüz. Şemalarınızdan RB0 dan yaptığınız girişin RA4 te görünmesini istediğiniz bir program çalıştırdığınız anlaşılıyor.
Şekildeki bağlantı ile Transistorün girişine verdiğiniz sinyalin terslenmesi de zaten olması gereken şey.
İsteğinize ilişkin program parçasını yazarsanız daha net yorum yapılabilir....
Merhaba,
ben burada durumu anlatmak için basitce bir programla özetlemeye çalıştım.Bahsettiğiniz gibi buton 1 iken çıkışta 1 olsun dedim.Şimdi buradaki tezatlık, internette " open collector " diye arattığınızda en üstte verdiğim şekil vb. bağlantı yapıları çıkıyor.Fakat bu doğru olan bağlantı değil.Nedeni ise alttaki şemada transistörler ile gösterdim.
quote:
Ben de datasheetteki göstermin sadece "gösterim" olduğunu düşünüyorum. Yani pini süren en son kısım şemadaki gibi olabilir. Fakat burada "base input" yazan yere, bizim çıkış registerına yazdığımız değerin direkt olarak uygulandığını düşünemeyiz. Aşağıdaki şemayı datasheetten aldım.
İlk önce portu çıkış yapmak için TRIS registerına 0 yazalım. Bu durumda TRIS Latch'in Q çıkışı 0 olarak duracaktır. Pinimiz comperator mode olmadığı için, yukarıdaki MUX'un çıkışı Data Latch tarafından sürülecek. Biz dışarı 1 vermek istediğimiz zaman (WR PORTA yazan yer), PORTA registerına 1 yazacağız. Dolayısı ile NOR'un girişinde 1 ve 0 olacak. NOR çıkışı 0 olacak, MOSFET kapalı kalacak ve pin floating olarak duracak, bu da "open collector" olmasından kaynaklanıyor. Çıkışı 0 yapmak için 0 yazdığımız zaman da, NOR girişi 0 ve 0 olacak. Bu durumda çıkış 1 olacak ve MOSFET sayesinde pin VSS'ye çekilecek. Yani hem NOR hem de MOSFET'in sinyali terslemesi sayesinde PORTA'yı çıkışta görebiliyoruz.
Umarım açıklayıcı olmuştur.
Merhaba,
Evet dediğiniz gibi burada kesinlikle iki kere terslenme durumu var yukarıda da belirttiğim gibi internette yer alan open collector şeması hatalı sebebi ise o bağlantı tipinin çıkış değerini (0-1) değiştirmesi.
konuyla ilgilenen arkadaşlara teşekkür ederim.
iyi çalışmalar,
-
Aslında verdiğiniz gösterimi hatalı olarak nitelendirmek de çok doğru olmaz. Yani o şemada da "output stage"in nasıl olacağından bahsediliyor bence. Burda vurgulanmak istenen çıkışın sadece ground'a çekilebileceği ve VCC'ye çekilemeyeceği. Tersleme durumlarını bu işin dışında tutmak gerekiyor diye düşünüyorum. 
-
Open kollektör yapısı hatalı değil. Aynen datasheette belirtildiği gibi RA4 open collector. Fakat sizin girişten verdiğiniz verdiğiniz bilgi iç yapıdaki nor kapısından dolayı terslenerek çıkışa aktarılıyor. Olay bu kadar basit. -
quote:
Orijinalden alıntı: 90alper90
Aslında verdiğiniz gösterimi hatalı olarak nitelendirmek de çok doğru olmaz. Yani o şemada da "output stage"in nasıl olacağından bahsediliyor bence. Burda vurgulanmak istenen çıkışın sadece ground'a çekilebileceği ve VCC'ye çekilemeyeceği. Tersleme durumlarını bu işin dışında tutmak gerekiyor diye düşünüyorum.
Benim hatadan kastım bağlantı yapısının terslenmemiş olarak gösterilmiş olması idi.Yani normalde o şemada terslenmiş çıkış almamız gerekiyor onu ifade etmek istedim.
quote:
Orijinalden alıntı: maytere
Open kollektör yapısı hatalı değil. Aynen datasheette belirtildiği gibi RA4 open collector. Fakat sizin girişten verdiğiniz verdiğiniz bilgi iç yapıdaki nor kapısından dolayı terslenerek çıkışa aktarılıyor. Olay bu kadar basit.
Yukarıdada belirttiğim gibi hatalı yapıdan kastım orada IC input kısmına terslenmiş bilginin girdiğini göstermemeleri.Aksi halde bir hata elbetteki yok.
Sayfa:
1
Ip işlemleri
Bu mesaj IP'si ile atılan mesajları ara Bu kullanıcının son IP'si ile atılan mesajları ara Bu mesaj IP'si ile kullanıcı ara Bu kullanıcının son IP'si ile kullanıcı ara
KAPAT X
Bu mesaj IP'si ile atılan mesajları ara Bu kullanıcının son IP'si ile atılan mesajları ara Bu mesaj IP'si ile kullanıcı ara Bu kullanıcının son IP'si ile kullanıcı ara
KAPAT X
